logical-circuit-design 数字逻辑课程设计 文件目录说明 constraint：存放约束文件 verilog：存放verilog文件，也就是代码文件 testbench：存放仿真文件